

**Considerații Privind Îmbunătățirea Performanței Programelor – Optimizări de Buclă pentru Sisteme DSP**

Îndrumător Științific: Prof. Eng. PHD Nicolae Țăpuș

Doctorand: Anca Burlacu-Zane

**ABSTRACT**

Teza de doctorat propune dezvoltarea unei platforme reutilizabile de compilator oferind un suport complet pentru auto-vectorizare și auto-paralelizare, urmărind două direcții: extinderea unei platforme existente folosită pentru arhitectura StarCore și dezvoltarea unei noi platforme de dezvoltare pentru multiple arhitecturi. Mai întâi sunt prezentate caracteristicile aplicațiilor și ale procesoarelor DSP precum și modul în care influențează rezultatele diferitelor tehnici de optimizare, iar acest lucru servește următoarelor 2 scopuri: se demonstrează modul în care arhitectura și tipul de aplicații influențează direcția aleasă de compilator și se introduc elementele care trebuie modelate de către un compilator reconfigurabil – pentru obținerea codului mașină ca și pentru controlul prin euristici sau una sau mai multe ieșiri, ce ajută analiza de dependențe de date. Apoi se definește noua platformă folosindu-se feedback-ul de la cea veche și se introduc o serie de tehnici de optimizare și euristici. Principala contribuție constă într-o serie algoritmi. Majoritatea optimizărilor propuse sunt de nivel înalt, una dintre ele fiind de nivel jos iar domeniile atinse sunt variate. Primul algoritm propune o tehnică de propagare și reutilizare a cuvintelor cheie după schimbarea scopului cu aplicare directă pentru cuvântul C `restrict` și analiza de alias. Urmează o serie de algoritmi de buclă, începând cu tehnici de euristică pentru estimarea la nivel înalt a gradului de utilizare a registrelor ca și pentru folosirea acestei informații în diferite transformări precum mutarea de cod invariant în afara buclelor sau vectorizarea acceselor la memorie. O altă euristică propusă este planificatorul la nivel înalt prin care se încearcă estimarea efectului diferitelor variante ale anumitor transformări asupra codului final pentru a se alege cea mai bună soluție. În vederea vectorizării se introduce și tehnica transformării acceselor la memorie de tip pointer în accese la memorie de tip vectorial – pentru accese simple sau multi-dimensionale ca și pentru bucle cu una sau mai multe ieșiri, ce ajută analiza de dependențe de date. Analiza de inducție a fost și ea considerată în 2 variante, și sunt prezentați trei noi algoritmi pentru detectarea modului de adresare modulo, pentru detectarea și generarea de bucle hardware și pentru detectarea aliniamentului acceselor la memorie în vederea vectorizării. Un algoritm simplu de analiză de dependențe de date și vectorizare la nivel de bloc este de asemenea introdus. În final se prezintă o tehnică de exploatare a pipeline-ului, prin combinarea planificării instrucțiunilor și a predicării salturilor condiționate. Toți algoritmi prezentați sunt însoțiți de rezultate de performanță pentru diferite suite de teste și reprezintă o parte importantă din suportul necesar unui compilator reconfigurabil pentru auto-vectorizare și auto-paralelizare.

**Considerations Regarding Improving Program Performance – Compiler Loop Optimizations for DSP Systems**

Thesis Supervisor: Prof. Eng. PHD Nicolae Țăpuș

Author: Anca Burlacu-Zane

**ABSTRACT**

The PHD thesis proposes the development of a reusable compiler with full support for implementing auto-vectorization and parallelization. Two directions are considered – the extension of an already existing compiler for the StarCore architecture and the development of a new multi-architecture framework. The characteristics of DSP applications and processors and the way they influence different compiler techniques help introduce the processor characteristics which must be modeled in order to develop a reconfigurable compiler for both obtaining machine code and controlling optimizations through different heuristics. The new compiler framework is designed using feedback from the limitations of the older one. The main contribution of the thesis consists in a series of algorithms, mostly applied during high level optimizations, with one considering low level optimizations, covering a wide range of techniques. The first algorithm touches alias analysis through a technique of alias property propagation and reuse after variable scope change, with the immediate application for the `restrict` C keyword. A series of loop algorithms were developed next, consisting in both heuristics and transformations. The first heuristics considers register pressure estimation during high level optimizations. Two techniques use it to control loop invariant code motion and vector memory accesses. The second heuristic was named the high level scheduler. It tries to estimate the effect of different transformations on the final generated machine code and helps in choosing the best solution. Pointer to array is another technique which transforms memory accesses through pointers into array memory accesses, for both multi and single dimension vectors and considering loops with multiple exists. This helps data dependence analysis and in the end vectorization. Induction analysis was also considered – with the implementation of two different techniques. It allowed the development of three new algorithms: modulo addressing generation, hardware loop and loop skip generation as well as memory access alignment detection (also used by vectorization). A simple data dependence algorithm as well as a simple basic block vectorization technique were also developed. The DSP pipeline is also considered through the if-conversion in conjunction with instruction scheduling algorithm. All techniques are accompanied by performance reports on different benchmarks. All work and algorithms helped develop a tool with an important part of the support needed for a fully retargetable compiler aiming auto-vectorization and auto-parallelization.